Stagiaire R&D F/H : Etude, Modélisation et Implémentation d'une solution d'interpolation fractionnaire sur FPGA

/ Stagiaire R&D F/H : Etude, Modélisation et Implémentation d'une solution d'interpolation fractionnaire sur FPGA Stagiaire R&D F/H : Etude, Modélisation et Implémentation d'une solution d'interpolation fractionnaire sur FPGA Published on Tuesday 07 November 2023 Location : CESSON-SÉVIGNÉ - 35 , France job in Contrat de stage for a duration of Job opening Dès que possible About Syrlinks Discover the Space division of Safran Electronics & Defense Ready to innovate and push back the frontiers of space exploration? Contribute to a safer and more sustainable space? Would you like to take part in large-scale projects, working alongside international players in a major industrial group? Join Safran's Space Division and its 1,350 expert and passionate employees! We take part in major scientific space missions (Artemis, Galileo, Copernicus...), in the development of NewSpace and in the reinforcement of Earth protection. Present in France and abroad, our teams develop, industrialize and produce a wide range of technologies for Earth-space communication, satellite propulsion, instrumentation and navigation, high-precision clocks, optics and space surveillance. Syrlinks Syrlinks designs radiocommunication and geolocation products, and has a wide range of on-board products for satellites. High-data-rate transceivers, GNSS receivers and sensors are the day-to-day work of the company's 200 employees. By joining us, you'll benefit from a wide range of opportunities to shape your own career path in a stimulating environment. Cesson-Sévigné site ocated 20 minutes from downtown Rennes and the train station thanks to direct metro access, Syrlinks is at the heart of the Atalante ViaSilva technology park and the future Safran Electronics & Defense technology campus. Syrlinks also has premises in the Toulouse region, close to the Aerospace Valley. Syrlinks, a new horizon for your career! Syrlinks, a new horizon for your career! Job description En tant que stagiaire à SYRLINKS, vous intégrerez une équipe R&D du groupe domaine charge utile. Vous serez accompagné(e) par un Ingénieur expérimenté en Traitement du signal et développement sur cible FPGA. Dans le cadre des activités émetteur bas et hauts débits embarqués sur satellite et face aux besoins croissants de disposer de solutions souples et reconfigurables, SYRLINKS souhaite faire évoluer la fonction d’interpolation/filtrage mise en œuvre en sortie du bloc de codage/modulation afin d’adresser une plus grande variété de débits symboles. L'objectif principal du stage sera de mener une étude, de modéliser et d'implémenter sur FPGA une solution d'interpolation fractionnaire reconfigurable. Les missions principales de ce stage seront les suivantes : Réaliser un état de l’art des solutions existantes ; Modéliser sous Python ; Définir une architecture FPGA compatible avec les contraintes de l’environnement ; Développer, mettre au point et tester une IP en VHDL ; Evaluer les performances sur cible ; Rédiger un rapport global de synthèse des travaux réalisés. Required Profile Vous préparez un diplôme d’ingénieur spécialisé dans le domaine du Traitement du signal (Bac +5) et êtes à la recherche d'un stage de 6 mois. Vous êtes motivé(e) par le travail en R&D sur des systèmes embarqués type FPGA. Curieux(se) et intéressé(e), vous disposez d’une bonne base de connaissance en traitement du signal, dans le développement en Python (modélisation) et en VHDL (implémentation sur FPGA). Votre faculté d’adaptation et votre aisance relationnelle vous permettra de mener votre stage en équipe tout comme en autonomie. Headquaters 28 rue Robert Keller ZAC des Champs Blancs 35510 Cesson-Sévigné, France From Monday to Friday: 8:30 - 12:00 am / 2:00 - 5:30 pm Phone: 33 (0)299 009 452 Toulouse Offices Innopole 232 rue de la Découverte 31670 Labège, France